HSAD100DとのFPGAインタフェースに注意して下さい。
ADS5295データシート記載に誤りがあります。
HSAD100Dには、TI社製ADS5295を搭載しています。このADCとFPGAは、1chあたり2wireモードで接続します。
ADC内のレジスタ設定でデシメーション設定しない場合、SERDES フレームクロック(ADCLK)は50MHz、ビットクロック（LCLK)は300MHzになります。
ADS5295データシートP.77に表示するタイミングチャートには誤りがあります。フレームクロック（ADCLK)が1サンプル毎に書かれています（100MHz)が、正しくは2サンプルに1つのADCLKですので、50MHzになります。
このことは、ADS5295データシートP.75 table20に記載にあるとおり、TWO-WIREモードではフレームクロックはサンプリング周波数の1/2になります。
ADS5295の正しいタイミングチャートはTI社からリリースされていませんが、ADS5263（16bit 100MSps)の出力フォーマット(P.40)が参考になります。
